这是我的Vivado 2018.3入门教程（三）：生成比特流文件+硬件连接 我的Vivado 2018.3入门教程大致分为四个部分： Vivado 2018.3入门教程（一）：创建工程+新建源文件. Vivado 2018.3入门教程（二）：逻辑编写+IO配置. Vivado 2018.3入门教程（三）：生成比特流文件+硬件连接.

想要完整的进行一个实验的话，可以参考这个教程！ FPGA实战（一）LED闪烁实验.

然后点击生成比特流文件 点击yes， 生成的过程需要一定的时间哦！

再点击OK 此时可以看到右上角有一个转动的圆圈，说明正在生成中 点击这个键，可以查看进度

成功生成之后，会自动弹出这个图，看到这个图的时候，说明比特流文件生成成功！ 如果不成功的话点击这儿哦，可以看看报错来解决.

方法一：直接点击"cancel"，然后手动打开左下角的硬件调试串口 方法二：如图所示，然后点击OK

连接好硬件之后,open target -> autoi connect 这个表示识别出来了！ 直接点击即可 最后，应该就能看到现象了！

注意，如果在硬件调试窗口改动代码，是没有用的！ 关键在于，你已经生成了一个比特流文件（类似于编译） 修改代码当然没有用了

所以正确做法：（硬件调试期间）如果修改了代码，那就得重新生成了新的比特流文件了

至于每次生成比特流文件的时间 没办法咯！

我的Vivado 2018.3入门教程就到这儿结束啦